PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-109788

(43) Date of publication of application: 20.04.2001

(51)Int.CI.

G06F 17/50

(21) Application number: 11-290276

(71)Applicant: NEC CORP

(22) Date of filing:

12.10.1999


(72)Inventor: IKEGAMI HIROYUKI

(54) SIMULATION MODEL, ITS GENERATING METHOD, SIMULATION METHOD AND ITS RECORDING MEDIUM

(57) Abstract:

PROBLEM TO BE SOLVED: To execute the simulation of a middle level between an algorithm description and an RT level description and to provide its language.

SOLUTION: The algorithm description 3 is degraded to a clock level description 8 under the restriction of resources. The plurality of functions in the algorithm description 3 are disassembled into partial functions which are operated in a unit clock and the partial functions are assembled to restore the plurality of functions. The plurality of functions are expressed in a language where a register is adopted as a variable number as a clock level simulator 8 being the clock level description. The language with the register as the variable number is optimum for the language of programming to be operated by clock unit, is in lower order than the algorithm level and is the indiscovable language in higher order than the RT level.



LEGAL STATUS

[Date of request for examination]

04.09.2000

Date of sending the examiner's decision of

05.08.2002

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of 2002-16958 rejection]

[Date of requesting appeal against examiner's decision of rejection]

04.09.2002

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-109788

(P2001-109788A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 17/50

G 0 6 F 15/60

5B046 664K

654A

672Z

請求項の数10 OL (全 18 頁) 審查請求 有

(21)出願番号

特願平11-290276

(22)出願日

平成11年10月12日(1999.10.12)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 池上 裕之

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100102864

弁理士 工藤 実 (外1名)


Fターム(参考) 5B046 AA08 BA02 BA03 DA04 GA01 JA04 JA05

(54) 【発明の名称】 シミュレーションモデル、その生成方法、シミュレーション方法及びその記録媒体

(57)【要約】

【課題】アルゴリズム記述とRTレベル記述の中間のレ ベルのシミュレーションを可能にする。その言語の提 供。

【解決手段】資源の制約下、アルゴリズム記述3をクロ ックレベル記述8に低位化する。アルゴリズム記述3の 複数機能を単位クロックの中で動作が可能である部分機 能に分解し、その複数機能を回復するためにその部分機 能を組み立てる。複数機能は、クロックレベル記述であ るクロックレベルシミュレータ8として、レジスタを変 数とする言語により表現されている。レジスタを変数と する言語は、クロック単位で動作するプログラミングの 言語として最適であり、この言語は、アルゴリズムレベ ルより下位であり、RTレベルよりも上位の未発見言語 であった。



【特許請求の範囲】

【請求項1】資源の制約の下で、回路のアルゴリズム記 述の複数機能を単位クロックの中で動作が可能である部 分機能に分解することと、

前記複数機能を形成するために前記部分機能を組合わせ ることにより前記アルゴリズム記述からクロックレベル 記述を生成することとを含むことを特徴とするシミュレ ーションモデルの生成方法。

【請求項2】前記クロックレベル記述は、

前記資源のうちのレジスタを異なる複数機能間で兼用さ せる記述を備える請求項1記載のシミュレーションモデ ルの生成方法。

【請求項3】請求項1又は2に記載されるシミュレーシ ョンモデルの生成方法により生成されたクロックレベル 記述と、

前記クロックレベル記述に対応する前記アルゴリズム記 述とを対応させ単位クロックに相当する状態毎の資源使 用対応表とを含むことを特徴とするシミュレーションモ デル。

【請求項4】請求項3に記載されるシミュレーションモ デルを用いて前記単位クロックで前記部分機能を動作さ せることにより前記複数機能をシミュレートすることを 含むシミュレーション方法。

【請求項5】前記シミュレートすることの結果に基づい て、状態と前記アルゴリズム記述行とを対応づけ、前記 アルゴリズム記述行毎の資源使用状況を表示することを 特徴とする請求項4記載のシミュレーション方法。

【請求項6】前記シミュレーションモデルに含まれるク ロックレベル記述と対応表とを用いて、前記アルゴリズ の対応を表示することを特徴とする請求項3記載のシミ ュレーション方法。

【請求項7】前記クロックレベル記述とクロックレベル 記述のうちの前記レジスタに関するレジスタ記述との対 応表を作成することと、

前記クロックレベル記述の前記クロック単位の状態遷移 が起これば前記状態遷移が起こった前記アルゴリズム記 述部分を表示し、又は、前記クロックレベル記述の前記 クロック単位の状態遷移が起これば前記状態遷移が起こ 示することの少なくとも一方を実行することとを含むこ とを特徴とする請求項2記載のシミュレーションモデル の生成方法。

【請求項8】請求項3に記載するシミュレーションモデ ル記述を記録するシミュレーション用記録媒体。

【請求項9】アルゴリズム記述と、

前記アルゴリズム記述よりも抽象度が低いRTレベル記 述と、

前記アルゴリズム記述よりも抽象度が低く、且つ、前記 RTレベル記述よりも抽象度が高いクロックレベル記述 50 れる局面ではレベルが更に低い他の低位シミュレーショ

を含み、

前記クロックレベル記述は前記アルゴリズム記述からク ロック単位で生成する記述であり、

2

前記アルゴリズム記述と、前記クロックレベル記述と、 前記RTレベル記述とは、前記アルゴリズム記述に含ま れて記述されるレジスタの変数値を共有するシミュレー ションモデル。

【請求項10】前記クロックレベル記述は演算を含み、 時間軸上で進行するクロックの中で実行する前記演算の 10 変数がレジスタである請求項3記載のシミュレーション モデル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シミュレーション 方法、シミュレーションモデル、これらに対応する記録 媒体、それらの記述の生成方法に関し、特に、アルゴリ ズム記述とRTレベル記述との間でシミュレーションを 適宜に切り換えて高速度で所望の段階でシミュレーショ ンモデルを生成してアルゴリズムを高速に又は詳細にシ ミュレートするシミュレーション方法、シミュレーショ ンモデル、それらに対応する記録媒体、それらの記述の 生成方法に関する。

[0002]

【従来の技術】大規模回路は、自動設計装置により設計 される。自動設計装置の設計フローは、C言語のような 汎用プログラム言語、専用の動作レベル記述言語により 所望の動作フローが記述された最高位レベル記述をレジ スタ、加算器のようなハードウエア資源を用いてよりハ ードウエア化されるRTレベル記述のような低位レベル ム記述行と当該シミュレーションにより得られる変数値 30 記述に書き下すステップを有している。このようにレベ ルが異なる抽象度の複数のシミュレーションモデルのシ ミュレーションは、図13(a), (b)に示されるよ うに、抽象度が高い動作レベルシミュレーションモデル 101では、初めから終わりまでこれだけがシミュレー トされ、そのシミュレーションの途中で、RTレベルシ ミュレーションモデル102のシミュレーションは行わ れえず、また、抽象度が低いRTレベルシミュレーショ ンモデル102では、初めから終わりまでこれだけがシ ミュレートされ、そのシミュレーションの途中で、動作 った前記レジスタ記述部分の前記レジスタの変数値を表 40 レベルシミュレーションモデル101のシミュレーショ ンは行われなかった。

> 【0003】このように、動作レベルシミュレーション モデル101とRTレベルシミュレーションモデル10 2は、互いに独立していて別個のものとして扱われ、シ ミュレーションの途中で一方のシステムシミュレーショ ンから他方のシステムシミュレーションに切り換えるこ とは不可能であった。一般的には、速度が重要な局面で は高速な上位シミュレーションモデルが用いられ、精度 が重要な局面ではRTレベル、精度が更に細かく要求さ

ンモデルがそれぞれに用いられていた。

【0004】しかし、機能検証のシミュレーションを行 う場合、ある時刻t1から他のある時刻t2の間を特に 詳しく調べたいという要望がある。そのような場合にも 時刻tOから時刻t2までの検証のために高精度のシミ ュレータを使用すると、機能検査に多大な時間がかかっ てしまう。

【0005】このような問題を解決する技術として、異 なる抽象度の複数・シミュレーションモデルの間で切り 換えを行うようにしたミックス・シミュレーション技術 が、特開平5-61934号、論文「並列論理シミュレ ータWIZDOM」(情報処理学会第57回全国大会、 1998)で知られている。ここで開示されている切り 換えは、命令レベルシミュレーションモデルとハードウ エアシミュレータ、RTレベルシミュレーションモデル のような抽象度が異なるシミュレーションモデルとの間 の切り換えである。このような切り換えが可能になって いる根拠は、双方のモデルがレジスタ等で共通する構造 を持っていることにある。また、ゲートレベルと電子回 路レベルの間でのシミュレーション切り換えが行われる。 技術が、特開平1-110826号で知られている。こ の切り換えで双方の情報のトランスファーは、ゲート回 路の端子と電子回路の端子が1対1に対応していること を利用することにより、回路端子のレベルのアナログ・ ディジタル変換によって行っている。また、特開平10 -261002号は、ある回路記述形式を用いてその回 路の動きを詳しい定義モデルと粗い定義モデルとで表現 し、そのモデルの間での切り換えを開示している。この ような1対1対応の高低レベル間の切り換え、詳細度の 異なるものの共通の記述形式を用いた同一レベル間の切 *30* ことにある。 り換えが知られている。

【0006】しかし、動作記述レベルといわれる最高位 のプログラム言語記述レベルと下位記述レベルであるR Tレベルの間では、シミュレーション状態を保持する構 造が1対1に対応しておらず、両レベル間でデータの受 け渡しができないため、従来、これらのレベル間の切り 換えシミュレーションが不可能であった。シミュレーシ ョンをより適正に高速化し且つ詳細化するために、この ように1対1に対応する記述がなされていないレベル間 のシミュレーションモデルの切換技術の確立が特に望ま 40 号等に一致している。このような参照番号、参照記号 れた。

【0007】本発明者は、そのような技術の確立のため に、論理回路の処理フローを記述した動作レベル記述を 機能合成ツールによりRTレベル記述に変換し、その動 作レベル記述とRTレベル記述をそれぞれに対応するコ ンパイラに入力して動作レベルシミュレーションモデル 構造とRTレベルシミュレーションモデル構造を生成。 し、動作レベルシミュレーションモデル構造とRTレベ ルシミュレーションモデル構造の対応手段を生成し、動 作レベルシミュレーションモデル構造とRTレベルシミ 50 4

ュレーションモデル構造に基づいて動作レベルシミュレ ーションとRTレベルシミュレーションを対応手段を介 して切り換えて実行するように、両レベル間でレジスタ の変数値を共有させるようにしたシミュレーション方法 を提案している(参照:特願平11-057040 号)。

【0008】このようなシミュレーション方法によるシ ミュレーションの実行過程で、本発明者は、動作モデル である最高位の抽象度を持つアルゴリズム記述から自動 生成される従来のRTレベル記述は、ソースであるアル ゴリズム記述から遠くかけ離れ、両記述の間に大きな抽 象度の落差が存在していることに気づいた。両記述の間 に潜み両記述のそれぞれの抽象度の中間にある抽象度の 記述の発見が望まれ、その記述により、アルゴリズム記 述より抽象度が低くRTレベルより抽象度が高い言語レ ベルでシミュレーションモデルを動作レベルより精細に 且つRTレベルより高速にシミュレートすることが望ま れる。

[0009]

【発明が解決しようとする課題】本発明の課題は、アル ゴリズムレベルより抽象度が高くRTレベルよりも抽象 度が低いレベルの言語を用いてそれに基づくシミュレー ションモデル、その記述とその生成の方法を提供するこ とにある。本発明の他の課題は、アルゴリズムレベルよ り抽象度が高くRTレベルよりも抽象度が低い記述に基 づいて、アルゴリズム記述のシミュレーションよりもよ り精細に、且つ、RTレベル記述のシミュレーションよ りもより高速にシミュレートすることができるシミュレ ーションモデル、その記述とその生成の方法を提供する

[0010]

【課題を解決するための手段】その課題を解決するため の手段が、下記のように表現される。その表現中に現れ る技術的事項には、括弧()つきで、番号、記号等が添 記されている。その番号、記号等は、本発明の実施の複 数・形態又は複数の実施例のうちの少なくとも1つの実 施の形態又は複数の実施例を構成する技術的事項、特 に、その実施の形態又は実施例に対応する図面に表現さ れている技術的事項に付せられている参照番号、参照記 は、請求項記載の技術的事項と実施の形態又は実施例の 技術的事項との対応・橋渡しを明確にしている。このよ うな対応・橋渡しは、請求項記載の技術的事項が実施の 形態又は実施例の技術的事項に限定されて解釈されるこ とを意味しない。

【0011】本発明によるシミュレーションモデルの記 述生成方法は、資源の制約の下で、アルゴリズム記述 (3)をクロックレベル記述(8)に低位化することを 含み、その低位化することは、アルゴリズム記述(3) の複数機能を単位クロックの中で動作が可能である部分

機能に分解することと、その複数機能を回復するために その部分機能を組み立てることとを備える。そのような 複数機能は、クロックレベル記述であるクロックレベル シミュレータ(8)として、後述されるレジスタを変数 とする言語により表現されている。レジスタを変数とす る言語は、本発明者により発見された低位プログラミン グ記述言語である。

【0012】クロックレベル記述は、資源のうちの複数 レジスタの内のある1つのレジスタを異なる複数単位ク ロックのうちで動作させる記述を備える。このようなク ロック間でレジスタの共有化が行われ、レジスタが変数 として言語化される。

【0013】本発明によるシミュレーションモデルは、 更に、既述のこのようなシミュレーションモデルの記述 生成方法により記述されたクロックレベル記述(8) と、そのクロックレベル記述に対応するアルゴリズム記 述(3)とが対応する対応表(22,23)とを含む。 【0014】本発明によるシミュレーション方法は、こ のようなシミュレーションモデルを用いて単位クロック で部分機能を動作させることにより複数機能をシミュレ ートすることを含み、更に、そのようにシミュレートす ることの結果に基づいて、アルゴリズム記述 (3)をデ バッグすることを含む。更には、シミュレーションモデ ルに含まれるクロックレベル記述と対応表とを用いて、 アルゴリズム記述の行数とシミュレーションにより得ら れる変数値の対応を表示することを含む。

【0015】本発明によるシミュレーションモデルの生 成方法は、資源の制約の下で、アルゴリズム記述(3) をクロックレベル記述(8)に低位化することを含み、 その低位化することは、アルゴリズム記述(3)の複数: 機能を単位クロックの中で動作が可能である部分機能に 分解することと、複数機能を回復するためにその部分機 能を組み立てることとを備え、クロックレベル記述

(8)は、その資源のうちの複数レジスタの内のある1 つのレジスタを異なるクロックのうちでそれぞれに動作 させる記述を備え、更に、クロックレベル記述(8)と クロックレベル記述(8)のうちのレジスタ(Reg1 ~5) に関するレジスタ記述との対応表(22, 23) を作成することと、クロックレベル記述(8)のクロッ ルゴリズム記述部分を表示することと、クロックレベル 記述(8)のクロック単位の状態遷移が起こればその状 態遷移が起こったレジスタ記述部分のレジスタ(Reg 1~5)の変数値(R)を表示することとを含む。この ような対応表の作成によって、両レベル間の移行が可能 である。このようなシミュレーションモデルの生成方法 に含まれる全記述がコンピュータにより読み取り可能で あることは当然であり、それは記録媒体化されて利用に 供される。

【0016】本発明によるシミュレーションモデルは、

アルゴリズム記述(3)と、アルゴリズム記述(3)よ りも抽象度が低いRTレベル記述(17)と、アルゴリ ズム記述(3)よりも抽象度が低く、且つ、RTレベル 記述(17)よりも抽象度が高いクロックレベル記述 (8)を含み、クロックレベル記述(8)はアルゴリズ ム記述(3)からクロック単位で自動生成される記述で あり、アルゴリズム記述(3)と、クロックレベル記述 (8)と、RTレベル記述(17)とは、クロックレベ ル記述(8)に含まれて記述されるレジスタ(Reg1 10 ~5) の変数値(R) を共有する。このような共有によ り、3つのレベル間で移行が可能である。

【0017】更に、シミュレーションモデルは、アルゴ リズム記述(3)と、アルゴリズム記述(3)よりも抽 象度が低いクロックレベル記述(8)を含み、クロック レベル記述(8)は、時間軸に直交する単位クロックご との断面上で記述されるレジスタの演算記述である。こ こで、断面とは、1単位クロック内で同時的に動作が進 行する一連の記述の連鎖である。アルゴリズム記述より も抽象度が低く、且つ、時間軸に直交する単位クロック ごとの断面上でレジスタに関して記述される言語は、コ ンピュータにより読み取り可能に表現されて記録媒体化 され得る。このような媒体をコピーすることにより、同 時並行的に多様なシミュレーションが可能である。アル ゴリズム記述よりも抽象度が低く、且つ、時間軸に直交 する単位クロックごとの断面上でレジスタに関して記述 されるシミュレーションモデル用記述言語は、Reg1 + R e g 2 のように複数レジスタが用語として多変数化 されている。アルゴリズム記述(3)は数の演算を含ん でいる場合には、その演算を時間軸上で進行するクロッ - *30* クの単位の中で実行する関数の変数がレジスタになって 表現されている。

【0018】このように、中間レベルの抽象度の言語に は、レジスタの動作がクロック単位で現れる変数が潜ん でいる。

[0019]

【発明の実施の形態】図1に一致対応して、本発明によ るシミュレーションモデルの実施の形態は、アルゴリズ ム検証部とRTレベル検証部との間で、新たにクロック レベル検証部が設けられていることを特徴としている。 ク単位の状態遷移が起こればその状態遷移が起こったア 40 そのアルゴリズム検証部1は、図1に示されるように、 アルゴリズムシステム2から形成されている。アルゴリ ズムシステム2は、最も抽象度が高いH/Wモデルであ るアルゴリズム記述3と、C言語で記述されS/Wモデ ルであるC-プログラム4とを備えている。アルゴリズ ムシステム2は、C-コンパイラによりアルゴリズムシ ミュレータ5に変換される。アルゴリズムシステム2 は、アルゴリズムシミュレータ5によりシミュレートさ れる。

> 【0020】そのクロックレベル検証部6は、クロック 50 レベルシステム 7 から形成されている。クロックレベル

(5)

システム7は、クロックレベル記述であるクロックレベルシミュレーションモデル8と、クロックレベルCPUモデル9とを備えている。クロックレベルシステム7は、組込用Cコンパイラ11により自動生成されて記述変換され、その記述変換には、慣用の機能合成ツール12が持つツールであるレジスタが用語(単語又は一次変数)として用いられる。アルゴリズム記述3は、機能合成ツール12で記述されるツールを持つモデル変換ツール13によりクロックレベルシミュレーションモデル8に記述変換される。クロックレベルCPUモデル9は、組込用Cコンパイラ11によりCープログラム4から自動生成される。クロックベースシミュレータ14は、クロックレベルシミュレーションモデル8とクロックレベルシミュレーションモデル8とクロックレベ

【0021】そのRTレベル検証部15は、RTレベルシステム16から形成されている。RTレベルシステム16は、RTLーHDL17と、RTレベルCPUモデル18とを備えている。RTLーHDL17は、機能合成ツール12によりアルゴリズム記述3から自動生成される。HDLシミュレータ19は、RTLーHDL17とRTレベルCPUモデル18とから形成されている。

ルCPUモデル9とから形成されている。

【0022】図2は、クロックレベルシミュレーションモデル8を自動生成するモデル作成のツール構成とその作成フローを示している。機能合成ツール12は、定数、変数の最適化機能と、スケジューリング機能と、アロケーション機能と、レジスタシェアリング機能と、HDL生成機能とを有している。レジスタシェアリング機能は、下記3つの作成を実行する機能を有している:

- (1) 資源制約下で用いられる複数レジスタ資源の状態遷移の繰返しをデータパス制御により制御するFSM/ 30DataPathモデル21の作成
- (2)変数とレジスタと状態位置との対応である変数/ レジスタ/状態位置対応表22の作成
- (3) アルゴリズム記述のソース行とその状態位置との対応であるソース行/状態位置対応表23の作成

【0023】モデルI/F情報24は、機能合成ツール12とモデル変換ツール13に入力される。モデル変換ツール13は、モデルI/F情報24とFSM/DataPathモデル21と変数/レジスタ/状態位置対応表22とに基づいて動作し、アルゴリズム記述3をクロックレベルシミュレーションモデル8に記述変換して、クロックレベルシミュレーションモデル8を自動生成する。モデル変換ツール13には、その自動生成のために、モデル機能ライブラリのデバッグ機能ライブラリ25とモデルI/Fライブラリ26からそれらのライブラリ情報が入力される。

【0024】図3は、クロックレベルシミュレーションモデル8の記述構造を示している。クロックレベルシミュレーションモデル8は、Busシミュレーションモデル31を備えている。Busシミュレーションモデル3

8

1は、モジュールIO部32とデータパス記述部33とから形成されている。モジュールIO部32には、複数IOレジスタ34と複数IOメモリー35とが記述され、モデルI/F情報24から作成され、当該シミュレーションモデルの入出力端子を通して組込ソフトウエアから読み書きされるIOレジスタ構造と、IOメモリー構造を有している。クロックレベルシミュレーションモデル8は、モジュールIO部を介して、他のモジュールと信号伝達を行う。データパス記述部33は、後述されるように、複数IOレジスタと複数演算子との関係を記述するデータパスと、その演算のクロック単位の動作を制御する制御構造とを有している。

【0025】データパス記述部33に、シミュレーションコントローラ36が接続している。シミュレーションコントローラ36は、シミュレータ本体からクロック入力37を受けてデータパス記述部33のクロックを1つずつ進める演算動作遷移38の循環歩進制御(FSM制御)を行う。シミュレーションコントローラ36から出力されるFSM制御信号39は、データパス記述部3320に入力される。

【0026】データパス記述部33は、GUIコントローラ41に接続している。データパス記述部33は、レジスタ値Rと演算遷移位置である状態位置値Sとを出力する。レジスタ値Rと状態位置値Sとは、GUIコントローラ41に入力される。リセット信号がシミュレーションコントローラ36に入力されると、データパス記述部33のレジスタ値Rと状態位置値Sとは初期化される。

【0027】GUIコントローラ41は、現在の遷移状態位置のレジスタとアルゴリズムレベル記述による変数との対応を図2に示される変数/レジスタ/状態位置対応表22から得ることができる。GUIコントローラ41は、更に、現在の遷移状態位置のアルゴリズムレベル記述によるソース行をソース行/状態位置対応表23から得ることができる。

【0028】GUIコントローラ41は、アルゴリズムレベル記述変数値表示ウインドウ42と、アルゴリズムレベル記述ソース実行行表示ウインドウ43に接続している。アルゴリズムレベル記述変数値表示ウインドウ42には、レジスタのレジスタ値Rが、その遷移状態位置で、アルゴリズムレベル記述変数値として変数/レジスタ/状態位置対応表22に基づく対応関係が与えられて表示される。複数レジスタが部分的に異なる遷移状態間で共有されることにより一時的にレジスタとの対応が消えてしまうアルゴリズムレベル記述変数の値は、GUIコントローラ41に保持されることにより、アルゴリズムレベル記述変数値表示ウインドウ42には、常に最新の遷移状態の最新の変数値が表示される。

【0029】他方で、アルゴリズムレベル記述ソース実行行表示ウインドウ43には、現在の状態遷移位置に対

応するアルゴリズムレベル記述のソース行位置値Sが、 現在の遷移状態位置で、ソース行/状態位置対応表23 に基づく対応関係が与えられて、ハイライト表示され る。更に、GUIコントローラ41は、アルゴリズム記 述変数、及び、レジスタ、クロック単位の変化の回数、 状態遷移の各状態に遷移した回数、遷移元、遷移先が、 シミュレーション中に計測されることにより、変数、レ ジスタ変化、状態変化の網羅率が測定される。このよう な網羅率は、テストパタンによりどれ程網羅的な検証が 行われ得たかの指標になる。

【0030】アルゴリズム検証:システム内に含まれる ハードウエアモデルとソフトウエアモデルは、共にプロ グラミング言語で記述されている。そのハードウエアモ デルは、ハードウエアのアルゴリズムを表現し、そのソ フトウエアモデルは組み込みソフロウエアを表現してい る。これらのプログラミング言語記述をCコンパイラに かけることにより、アルゴリズムレベルのシミュレータ が作成される。ハードウエアに関する情報がないアルゴ リズムレベルで検証可能な項目は、下記(1), (2) に示されるように、純粋に論理的な動作のみであるが、 そのシミュレーションは非常に高速である。

- (1) 各モジュールの論理的な動作の検証
- (2)システムの論理的な動作の検証

【0031】クロックレベル検証:ハードウエアモデル のアルゴリズム記述を機能合成ツール、モデル変換ツー ルで処理することにより、クロックレベルのシミュレー ションモデルが作成される。ソフトウエアモデルは、C PUのシミュレーションモデル上に組込ソフトウエアと して読み込まれ、実際のCPUと同等な動作タイミング ルは、クロックレベルで実際のLSIシステムと同等の タイミング精度を持つため、クロックレベルシミュレー タ上でシミュレーションを行うことにより、下記のよう な項目の見積もり、検証が可能である。

【0032】(1)各モジュールのクロックレベルの動 作タイミング検証

- (2)各モジュールのインターフェースの概略検証(I Oレジスタ、IOメモリ、IO端子の構成、名称、ビッ 卜幅等)
- (3)各モジュール、バスの動作クロックの周波数見積 40 もり
- (4) キャッシュアクセスの見積もり (キャッシュヒッ ト率、アクセス率、ライトバック回数等)
- (5)アクセスの見積もり(バスの占有率、バスのトラ ンザクションごとのAdrs、Data、Maste r, Slave, Read/Write, Comman d、語数、占有時間等)
- (6)Bus、Arbiterのアルゴリズムの検証
- (7)メモリ/IFのトラフィックの見積もり
- (8)データ処理のThrough Putの見積もり

(モジュール毎、バス毎、システム全体)

- (9) バッファ、スタックサイズの見積もり
- (10)画質、音質の見積もり
- (11) アドレスマップ、端子、bít幅等モジュール 間接続1/Fの整合性の検証

10

- (12)浮動小数点を固定小数点に変換した場合の見積 もり
- (13)組み込みソフトウエアの開発、デバッグ
- (14)消費電力の概略見積もり
- 10 【0033】RTレベル検証:ハードウエアモデルは機 能合成ツールが作成するRTL-HDLモデルが用いら れる。このモデルは、クロックレベルよりも詳細に非同 期的動作を含むタイミングの精度を持つ。ソフトウエア モデルは、クロックレベルシミュレーションと同様にC PUのシミュレーションモデル上に組み込みソフトウエ アとして読み込まれる。これらのRTLーHDLモデル とCPUモデルをHDLシミュレータ上でシミュレート することにより、以下のような項目の検証と見積もりを 行うことができる。
- (1)各モジュールのインターフェースの詳細検証(制 御、アドレス、データ端子のタイミング動作)
 - (2)各モジュールの詳細タイミングの検証
 - (3)消費電力の詳細見積もり
 - (4) テスタ向けパタン作成

[0034]

【実施例】図10は、本発明によるシミュレーションモ デル作成方法の実施の形態を示している。図10に示す フロー図にそって、図4に示されるアルゴリズム記述か. ら後述するFSM/DataPathモデル記述及び図 を実現する。これらのハードウエア、ソフトウエアモデ 30 8に示される変数/レジスタ/状態位置対応表、図9に 示されるソース行/状態位置対応表を作成し、クロック レベルシミュレーションモデルを作成する方法を以下に 述べる。

> 【0035】図4は、アルゴリズム記述3(図2参照) を例示している。機能合成ツール12は、このアルゴリ ズム記述及び回路を構成する資源の制約条件を入力とす る。この場合の資源制約条件は、下記の通りとする。

レジスタ:5個 加算器 : 1個

図4に示されるアルゴリズム記述中に、変数はa、b、 c、d、Xの5個、加算は3個が含まれる。資源制約条 件から同時に使うことができる加算器は1つであるた め、演算処理は時分割され、図5に示されるようにな る。図5のC1ock1ではaとbの加算を行い、その 結果をXに代入する。Clock2では、Clock1 と同じ加算器を用いて、cとdの加算を行い、その加算 :結果を一時的に保持するために、変数 t 2 を新たに作成 して代入する。更に、Clock3ではClock1, 2と同じ加算器を用いてX及びt2の加算を行い、その - 50 加算結果をXに代入する。このような処理を演算器のス

ケジューリングと呼ぶ(ステップS2)。

【0036】演算器のスケジューリングにより図4のア ルゴリズム記述で示される処理を加算器1個の制約下で 実現するためには、3クロックを要し、変数はa,b, c, d, X, t 2の6個を要することが分かる。レジス タに関する資源制約によれば、同時に利用できるレジス タは5個までとなっているため、レジスタについても共 有化を行う必要がある。レジスタ共有化では、まずCl ock1の変数a,b及びClock2の変数X,c, dにレジスタ制約で許されるReglからReg5まで を割り当てる。CIock3の変数 t2については、R eglからReg5のうちのどれかを使い回す必要があ る。Clock1で変数a,bに割り当てられていたR egl、Reg2は、Clock2のXが得られれば、 その内容を保持する必要がないため、Clock2以降 であれば使い回すことが可能である。ここでは、C10 ck3の変数 t2に割り当てるためReg2を用いるこ とにする。最後の演算結果変数Xについても同様にC1 ock3以降で使い回しができるReg5を割り当て る。このようにして与えられたレジスタ制約の元でレジ *20* スタの共有を行う(ステップS3)。図4のアルゴリズ ム記述にステップS1、ステップS2、ステップS3の 処理を行った結果得られるモデルをプログラミング言語 で記述したものが下記に示されFSM/DataPat hモデルとなる。

【0037】図8は、変数/レジスタ/状態位置対応表 22を示している。変数/レジスタ/状態位置対応表2 2は、図5に示される変数と、Clockの対応、及 び、図6に示されるレジスタとクロックの対応から作成 される。図5及び図6のClock1かClock3 は、図8の状態1~3に対応する。図8の状態1即ち図 5、図6のClocklでは、レジスタReglは変数 aの値を持ち、レジスタReg2は変数bの値を持つ。 状態2では、レジスタReg3は変数X、レジスタRe g4はc、レジスタReg5はdの値を持つ。状態3で は、レジスタReg2はt2、レジスタReg3はX、 状態4では、レジスタReg5はXの値を持つ。更に、 初期状態として全てのレジスタに変数の割り当てがない 状態0を作成する。このように各状態(即ちCloc k) における変数とレジスタの対応を示したのが変数/ レジスタ/状態位置対応表22である(ステップS 5)。

【0038】図9は、ソース行/状態位置対応表23を int DataPath (int a, b, c, d, rest)

示している。Clock1における変数aとbの加算は、図4のアルゴリズム記述では3行目に当たる。Clock2における変数cとdの加算は、図4のアルゴリズム記述では4行目に当たる。Clock3における変数Xとt2の加算も4行目に当たる。最終の演算結果Xが得られる状態は、図4のアルゴリズム記述の5行目に当たる。図8と同様に図9の状態1~3は、図5、図6のClock1~3に対応する。このようにして得られるアルゴリズム記述中の行位置と状態の対応関係を示したのが、ソース行/状態位置対応表23である。モデル変換ツール13にモデル1/F情報24、FSM/DataPathモデル21、変数/レジスタ/状態位置対応表22、ソース行/状態位置対応表23から、クロックレベルシミュレーションモデル8が作成される(ステ

ップS7)。ここで、モデルI/F情報24は、アルゴ

リズム記述3で表現される回路モジュールと外部とのイ

ンターフェースを定義する情報を持つ。その内容として

はバスからアクセス可能なコマンドレジスタや状態レジ

スタ、データメモリの構成、更には、他のモジュールと

の間のデータ転送路のビット幅、同期方式などが含まれ

12

【0039】公知慣用のRTレベルシステム16のRT L-HDL17は、図7に示されるように、機能合成ツ ール12により自動生成される。公知ツールによりこの ように自動生成されるハードウエア構成は、5つのレジ スタ1~5と、7つのマルチプレクサ1~7と、5つの スイッチSW1~5とから形成される。クロックレベル 記述モデルよりも抽象度が低いこのようなハードウエア モデルでは、レジスタの値を保持するためにレジスタの 出力をデータ入力にフィードバックさせるフィードバッ ク機能とマルチプレクサとが必要であり、更に、全ての レジスタに常にクロック信号を供給するためのクロック 制御と、各マルチプレクサを制御する制御信号44とが 必要であり、更に、演算器の共有化のために入力となる 複数のレジスタから1つのレジスタを選択するためにも マルチプレクサが必要である。ハードウエアモデルは、 後述されるように、その他の各種多様なハード部品とそ れを制御する制御信号線が必要である。

【0040】クロックレベルシミュレーションモデル8

40 は、クロック単位で動作する言語として論理レベルの記

述言語であるクロックレベル記述が下記ようになされ

る。 【0041】

る。

static int FSM position;
static int Regl, Reg2, Reg3, Reg4, Reg5;
if (rest = = 1) {
 FSM position = 0;
 return (0);

```
(8)
```

特開2001-109788

14

```
13
switch (FSM position) {
case 0:
       Reg1 = a; Reg2 = b; Reg3 = Reg1 + Reg2;
       FSM position = 1;
        break;
case 1:
       Reg4 = c; Reg5 = d; Reg2 = Reg4 + Reg5;
       FSM position = 2;
       break;
case 2:
       Reg5 = a; Reg3 + Reg2;
       FSM position = 3;
       break;
case3:
       X = Reg5;
```

FSM position = 0;

break;

entity FF is

【0042】Case1はクロック1のステップに一致し、Case2はクロック2のステップに一致し、Case3はクロック3のステップに一致している。このようにクロック単位で、レジスタ1~5が分割されて使用されるクロックレベル記述が生成される。このクロックレベル記述は、図4に示されるアルゴリズム記述による表現よりも表現がより詳細になっているが、後記されるRTレベル記述から見れば、簡素化されている。そのアルゴリズムの内容によるが、アルゴリズム記述のシミュ

レーション時間はクロックレベル記述のシミュレーショ 20 ン時間に比べて概ね500分の1であり、クロックレベル記述の動作時間はRTレベル記述の動作時間に比べて概ね500分の1であることが本発明者により確認されている。

【0043】図7に対応するVHDL記述が、参考のために下記に記載される。RTハードウエア記述1:

【数1】

```
port(
    Reset:in std_ulogic;
    Data:in std_ulogic_vector(31 downto 0);
    Clock:in std_ulogic;
    Q :out std_ulogic_vector(31 downto 0)
);
end FF;
```

【0044】RTハードウエア記述2:

【数2】

```
(9)
```

```
16
               architecture A of FF is
               begin
                 process (Reset, Clock)
                 begin
                   if (Reset='1') then
                     Q \le 'O';
                   elsif (Clock' event) then
                     if(Clock='1')then
                      Q <= Data;</pre>
                     elsif(Clock='X')then
                      endif;
                   end if;
                 end process;
               end A;
【0045】RTハードウエア記述3:
                                        【数3】
                entity MUX is
                 port(
                       :in std_ulogic_vector(31 downto 0);
                       :in std_ulogic_vector(31 downto 0);
                   Sel :in std_ulogic;
                   Out :out std_ulogic_vector(31 downto 0)
               end MUX;
                architecture A of MUX is
               begin
                 process (A. B. Sel)
                 begin
                   if (Se = 0) then
                     Out <= A;
                   elsif(Sel='1')then
                     Out \leq B;
                   else
                     endif;
                 end process;
                end A;
【0046】RTハードウエア記述4:
                                        【数4】
```

```
17
                                                            18
                  entity MUX3 is
                    port (
                          :in std_ulogic_vector(31 downto 0);
                          :in std_ulogic_vector(31 downto 0);
                          :in std_ulogic_vector(31 downto 0);
                      Sel :in std_ulogic_vector(1 downto 0);
                      Out :out std_ulogic_vector(31 downto 0)
                  );
                  end MUX3;
【0047】RTハードウエア記述5:
                                          【数5】
                architecture A of MUX3 is
                begin
                  process (A, B, C, Sel)
                  begin
                    if (Sel='00') then
                      Out <= A:
                    elsif (SeI='01') then
                      Out \leq B;
                    elsif (sel='10') then
                      Out <= C;
                    else
                      endif;
                  end process;
                end A;
【0048】 R Tハードウエア記述6:
                                          【数6】
                  entity ADDER is
                    port(
                          :in std_ulogic_vector(31 downto.0);
                          :in std_ulogic_vector(31 downto 0);
                      Out :out std_ulogic_vector(31 downto 0)
                  );
                  end ADDER;
【0049】RTハードウエア記述7:
                                          【数7】
```

20

```
architecture A of ADDER is
                   begin
                     Out \langle = A + B \rangle
                   end A;
                   entity DATAPATH is
                     port (
                            :in std_ulogic_vector(31 downto 0);
                            :in std_ulogic_vector(31 downto 0);
                            :in std_ulogic_vector(31 downto 0);
                            :in std_ulogic_vector(31 downto 0);
                       Clock:in std_ulogic;
                       Reset:in std_ulogic;
                       X
                            :out std_ulogic_vector(31 downto.0)
                   );
                   end DATAPATH;
【0050】RTハードウエア記述8:
                                             【数8】
                 architecture A of DATAPATH is
                   component FF
                     port(
                       Reset : in std_ulogic;
                       Data : in std_ulogic_vector(31 downto 0);
                       Clock:in std_ulogic;
                             :out std_ulogic_vector(31 downto 0)
                 );
                 end component;
【0051】RTハードウエア記述9:
                                             【数9】
                   component MUX
                     port(
                       Α
                           :in std_ulogic_vector(31 downto 0);
                           :in std_ulogic_vector(31 downto 0);
                       Sel :in std_ulogic;
                       Out :out std_ulogic_vector(31 downto 0)
                   end component;
【0052】RTハードウエア記述10:
                                             【数10】
```

```
特開2001-109788
```

```
22
                  21
                  component MUX3
                     port(
                           :in std_ulogic_vector(31 downto 0);
                           :in std_ulogic_vector(31 downto 0):
                       В
                           :in std_ulogic_vector(31 downto 0);
                       Sel :in std_ulogic_vector(1 downto 0):
                       Out :out std_ulogic_vector(31 downto 0)
                   );
                   end component;
                                            【数11】
【0053】RTハードウエア記述11:
                   component ADDER
                     port(
                           :in std_ulogic_vector(31 downto 0);
                           :in std_ulogic_vector(31 downto 0);
                       Out :out std_ulogic_vector(31 downto 0)
                   );
                   end component;
                                            【0055】RTハードウエア記述13:
【0054】RTハードウエア記述12:
                                            【数13】
【数12】
      component CONTOROLLER
        port(
          Clock:in std_ulogic;
          Sell :out std_ulogic;
          Sel2 :out std_ulogic;
          Sel3 :out std_ulogic;
          Sel4 :out std_ulogic;
          Sel5 :out std_ulogic;
          Sel6 :out std_ulogic;
          Sel7 :out std_ulogic;
          Sel8 :out std_ulogic;
          Sel9 :out std_ulogic;
      );
      end component;
```

(12)

24

```
--Register outputs
                signal a_out
                                   :std_ulogic_vector(31 downto 0);
                                   :std_ulogic_vector(31 downto 0);
                signal b_out
                signal c_out
                                   :std_ulogic_vector(31 downto 0);
                signal dout
                                   :std_ulogic_vector(31 downto 0);
                                   :std_ulogic_vector(31 downto 0);
                signal t1_out
                signal x_out
                                   :std_ulogic_vector(31 downto 0);
                -- MUX select inputs
                signal a_muxsel
                                  :std_ulogic;
                                   :std_ulogic_vector(1 downto 0);
                signal b_muxsel
                signal c_muxsel
                                   :std_ulogic;
                signal d_muxsel
                                   :std_ulogic;
                signal t1_muxsel
                                  :std_ulogic;
                signal add_in1_muxsel :std_ulogic_vector(1 downto 0);
                signal add_in2_muxsel :std_ulogic_vector(1 downto 0);
                signal x_muxsel
                                  :std_ulogic;
                --MUX outputs
                                   :std_ulogic_vector(31 downto 0);
                signal a_muxout
                                   :std_ulogic_vector(31 downto 0);
                signal b_muxout
                                   :std_ulogic_vector(31 downto 0);
                signal c_muxout
                                   :std_ulogic_vector(31 downto 0);
                signal d_muxout
                                  :std_ulogic_vector (31 downto 0);
                signal t1_muxout
                signal add_in1_muxout :std_ulogic_vector(31 downto 0);
                signal add_in2_muxout :std_ulogic_vector(31 downto 0);
                                  :std_ulogic_vector(31 downto 0);
                signal x_muxout
                --operator in/out
                                   :std_ulogic_vector(31 downto 0);
                signal add_in1
                                   :std_ulogic_vector(31 downto 0);
                signal add_in2
                                   :std_ulogic_vector(31 downto 0);
                signal add_out
、【0056】RTハードウエア記述14:
                                               【数14】
```

```
begin
  X \le x_{out};
```

```
L_a_reg :FF port map(Reset, a_muxout, Clock, a_out);
L_b_t2_reg :FF port map(Reset, b_muxout, Clock, b_out);
L_c_reg :FF port map(Reset, c_muxout, Clock, c_out);
L_d_reg :FF port map(Reset, d_muxout, Clock, d_out);
L_t1_reg :FF port map(Reset, t1_muxout, Clock, c_out);
L_x_reg :FF port map(Reset, x_muxout, Clock, x_out);
L_a_mux : MUX port map(a, a_out, a_muxsel, a_muxout);
L_b_mux
         :MUX3 port map(b, b_out, add_out, b_muxsel, b_muxout);
         :MUX port map(c, c_out, c_muxsel, c_muxout);
L_d_mux : MUX port map(d, d_out, d_muxsel, d_muxout);
L_t1_mux : MUX port map(add_out, t1_out, t1_muxsel, t1_muxout);
L_x_mux : MUX port map(x, x_out, x_muxsel, x_muxout);
L_add_in1_mux :MUX3 port map(
        a_out, o_out, t1_out, add_in1_muxsel, add_in1);
L_add in2_mux :MUX3 port map(
        b_out, d_out, t2_out, add_in2_muxsel, add_in2);
```

:ADDER port map(add_in1, add_in2, add_out); L adder end A;

【0057】このような記述には、コントローラに関す る記述は含まれていない。RTハードウエア記述14の 最初の6行はFFレジスタに関する記述部分であり、そ の次の6行はマルチプレクサに関する記述部分であり、 更にその次の記述はadderによる加算に関する記述 部分である。両レベルの記述の両分量は、概ね、両レベ ルのシミュレーションにかかる時間の長さに対応してい る。

【0058】図11は、アルゴリズムレベル記述ソース 実行行表示ウインドウ43にアルゴリズム記述ソースを 表示する方法を示している。状態遷移が起こる毎に(ス 状態位置をFSM/DataPath部33に問い合わ せる (ステップS12)。例えば、現在の状態位置が状 態2であった場合、ソース行/状態位置対応表23か ら、対応するソースファイルがfile1.cで行数が 4行目であることが分かる(ステップS13)。このよ うにして得られたソースファイルをGUI上で表示し、 更に現在の状態位置に対応する行をハイライト表示する ことにより、ユーザーはアルゴリズムレベル記述上での 現在の実行位置を示すことができる (ステップS1 4) 。

【0059】図12は、アルゴリズム記述中の変数をア - 30 ルゴリズムレベル記述変数値表示ウインドウ42に表示。 する方法を示している。状態遷移が起こる毎に(ステッ プS21)、GUIコントロール部41は、現在の状態 位置をFSM/DataPath部33に問い合わせる (ステップS22)。例えば、現在の状態位置が状態3 であった場合、変数/レジスタ/状態位置対応表22か ら、状態3で使われる変数はt2とXであり、対応する レジスタがそれぞれReg2とReg3であることが分 かる (ステップS23)。 GUIコントローラ部41 は、Reg2とReg3の値をFSM/DataPat テップS11)、GUIコントロール部41は、現在の 40 h部33から得て、開けられている。アルゴリズム記述 変数表示ウインドウ42にはそれぞれ t2及びXの値と して表示する(ステップS24)。これにより、ユーザ ーはレジスタ共有が行われていても、GUI上ではクロ ックレベルシミュレーションモデル中のレジスタ値の変 化をアルゴリズムレベル記述上の変数の値の変化として 観測することが可能になる。

> 【0060】クロックレベルシミュレーションモデル は、図7の構造を持つRTL-HDLモデルに比べて、 以下のシミュレーションが省略される。

(1) RTL-HDLモデルは、レジスタ値を保持して

それを出力するためのフィードバックとマルチプレクサ が必要であるが、プログラミング言語で実現されるクロ ックレベルシミュレーションモデルでは変数値の保持は 代入が起こらない限りにおいて、フィードバックとマル チプレクサが不要である。

【0061】(2) RTL-HDLモデルは、全てのレ ジスタに常にクロック信号が供給されるためレジスタ値 は新しいデータ入力値又はそのレジスタが保持していた 値に常に更新されるようになるが、クロックレベルシミ ュレーションモデルでは新しいデータ入力があった変数 のみが更新されるため、不要な更新処理がなくシミュレ ーションが高速化され得る。

【0062】(3)RTL-HDLモデルは、演算器の 共有が行われるため、入力となる複数のレジスタから1 つのレジスタを選択するマルチプレクサが必要である が、クロックレベルシミュレーションモデルでは演算器 に制限がなくそのような共有化が不要であり、演算器の 入力を選択するマルチプレクサが不要である。

(4)クロックレベルシミュレーションモデルでは演算 器共有化のためのマルチプレクサが不要であるので、マ ルチプレクサに必要であった制御入力を作成する回路が 不要である。

【0063】(5)RTL-HDLモデルは、全レジス タに非同期リセット信号がつくが、クロックレベルシミ ュレーションモデルではクロック周期単位の動作のみを 扱うので、非同期的な動作を行う必要がない。

【0064】(6) RTL-HDLモデルは、レジス タ、マルチプレクサ、演算器等のサブモジュールを利用 した構造を持ち、そのサブモジュールは端子を持ち、そ の内部には信号線、制御機構等も持っているが、クロッ *30* である。 クレベルシミュレーションモデルでは、レジスタはプロ グラミング言語の変数に、マルチプレクサは条件文に、 演算器は演算子で表現されるため、シミュレーション処 理は大幅に簡略化される。

【0065】(7)RTL-HDLモデルは、実際のハ ードウエア通りに束線のビット位置の昇降順、符号のあ りなし、整数型/ビットベクタ型等の信号型の区別、又 は、これらの間の変換を厳密に表現する必要があるが、 このような区別は、クロックレベルシミュレーションモ デルでは厳密に行われない。

【0066】(8)RTL-HDLモデル内にある各サ ブモジュール間の動作の並列性は厳密に表現されるが、 クロックレベルシミュレーションモデルでは各サブモジ ュールの厳密な動作タイミングの差に基づいた検証は行 われないため、並列性を厳密に表現する必要がない。

【0067】 (9) RTL-HDLモデルは、クロック の変化タイミング以外にも例えばリセット信号が変化し た時点の動作を厳密に表現するが、クロックレベルシミ ュレーションモデルではクロック単位の動作のみを扱う ので、非同期的な動作に対する処理を簡略化することが 50 23…ソース行/状態位置対応表

できる。

[0068]

【発明の効果】本発明によるシミュレーションモデル、 その記述とその生成の方法は、アルゴリズムレベルより 抽象度が低くRTレベルよりも抽象度が高いレベルの言 語の発見により、中間レベルのシミュレーションが可能 になる。アルゴリズムレベルより抽象度が低くRTレベ ルよりも抽象度が高い記述に基づいて、アルゴリズム記 述のシミュレーションよりもより精細に、且つ、RTレ - 10 ベル記述のシミュレーションよりもより高速にシミュレ ートすることができる。一般的には、より物理的であり より詳細に記述されるハード部品のシミュレーション言 語を論理化してハード部品を変数とするプログラミング 言語を作成することが可能であり、公知の複数レベルの 記述の中間言語を作成することができる。

【図面の簡単な説明】

【図1】図1は、本発明による論理シミュレーションシ ステムの実施の形態を示すシステム図である。

【図2】図2は、本発明によるシミュレーションモデル - *20* 生成方法の実施の形態を示すブロックフロー図である。

【図3】図3は、2レベル間の移行のための対応を示す 論理ブロック図である。

【図4】図4は、アルゴリズム記述の実施例を示す論理 式である。

【図5】図5は、クロックレベルのスケジューリングを しめす動作時間表である。

【図6】図6は、クロックレベルのレジスタの動作を示 す動作時間表である。

【図7】図7は、公知のハードウエア記述を示す回路図

【図8】図8は、状態遷移位置数とレジスタ変数値の対 応を示すテーブルである。

【図9】図9は、状態遷移位置数とソース行との対応を 示すテーブルである。

【図10】図10は、本発明による論理シミュレーショ ン方法の動作の実施の形態を示すフローチャートであ る。

【図11】図11は、本発明による論理シミュレーショ ン方法の他の動作を示すフローチャートである。

40 【図12】図12は、本発明による論理シミュレーショ ン方法の更に他の動作を示すフローチャートである。

【図13】図13は、公知の論理シミュレーション方法 を示すシステムフロー図である。

【符号の説明】

3…アルゴリズム記述

8…クロックレベル記述 (クロックレベルシミュレーシ ョンモデル)

22, 23…対応表

22…変数/レジスタ/状態位置対応表


29

Reg1~5…レジスタ


17…RTレベル記述

R…変数値


[図1]




【図2】



[図4]






【図8】

	Regl	Reg2	Reg3	Reg4	Reg5
状態 0	-		_	_	_
状態 1	а	b	_		
状態 2	_	-	X	C	d
状態 3	_	t2	X	_	
状態 4	<u>.</u> .		-		X

[図9]

	対応ソース行
状態 0	_
状態 1	File1. c:3
状態 2	File2, c : 4
状態 3	File3, c : 4
状態 4	File4. c:4



【図13】

